日前據(jù)臺(tái)媒報(bào)道，臺(tái)積電在面對(duì)技術(shù)節(jié)點(diǎn)進(jìn)一步微縮至1.4納米（A14）及1納米（A10）面臨新制造瓶頸，并決定放棄采購單價(jià)高達(dá)4億美元的ASML高數(shù)值孔徑（High-NA）EUV光刻機(jī)。

理論上，采購荷蘭ASML公司尖端的High-NA EUV光刻機(jī)是解決這一技術(shù)難題的直接方案。然而，最新報(bào)道指出，臺(tái)積電并未選擇這一路徑，而是決定采用“光掩模護(hù)膜”技術(shù)作為替代方案，以推進(jìn)其2納米等先進(jìn)制程的研發(fā)與生產(chǎn)。

臺(tái)積電的這一決策主要基于成本考量。一臺(tái)High-NA EUV光刻機(jī)的售價(jià)高達(dá)4億美元，對(duì)于公司而言是一筆巨大的資本開支。臺(tái)積電認(rèn)為，該設(shè)備目前帶來的價(jià)值與其高昂的價(jià)格并不匹配。因此，公司選擇了一條成本更低的路徑，即在現(xiàn)有標(biāo)準(zhǔn)EUV光刻機(jī)上，通過引入光掩模護(hù)膜，保護(hù)光掩模在光刻過程中免受灰塵等微粒污染，從而實(shí)現(xiàn)更精密的芯片制造。

盡管光掩模護(hù)膜方案能夠規(guī)避巨額的設(shè)備采購費(fèi)用，但它也帶來了新的技術(shù)挑戰(zhàn)。使用標(biāo)準(zhǔn)EUV光刻機(jī)生產(chǎn)1.4納米和1納米級(jí)別的芯片，需要進(jìn)行更多次曝光才能達(dá)到所需精度。這意味著光掩模的使用頻率會(huì)大幅增加，不僅拖慢生產(chǎn)節(jié)奏，還可能對(duì)芯片良率構(gòu)成潛在風(fēng)險(xiǎn)。臺(tái)積電需要通過大量的“試錯(cuò)”來優(yōu)化生產(chǎn)的可靠性，這無疑是一場技術(shù)上的攻堅(jiān)戰(zhàn)。

此外，臺(tái)積電拒絕采購High-NA EUV光刻機(jī)的另一個(gè)原因可能在于其產(chǎn)能的限制。據(jù)了解，ASML每年僅能生產(chǎn)五到六臺(tái)此類設(shè)備。對(duì)于需要采購多達(dá)30臺(tái)標(biāo)準(zhǔn)EUV光刻機(jī)以滿足蘋果等大客戶龐大需求的臺(tái)積電而言，將巨額資金投入到少數(shù)幾臺(tái)設(shè)備上，并不符合其長期產(chǎn)能規(guī)劃。