【導(dǎo)讀】9月12日，國(guó)內(nèi)高端封測(cè)龍頭芯德半導(dǎo)體宣布完成近4億元B輪融資，由南京政府產(chǎn)業(yè)基金領(lǐng)投。此次注資將全力攻堅(jiān)AI算力芯片封裝技術(shù)壁壘，加速55億元先進(jìn)封測(cè)基地建設(shè)，突破Chiplet異質(zhì)集成量產(chǎn)瓶頸。

一、技術(shù)攻堅(jiān)方向

針對(duì)AI/HPC芯片的散熱效率與互連密度雙重挑戰(zhàn)，芯德構(gòu)建三大技術(shù)護(hù)城河：

• CAPiC異構(gòu)集成平臺(tái)：實(shí)現(xiàn)7nm/14nm多工藝芯片3D堆疊（TSV密度達(dá)10?/cm2）

• 玻璃通孔(TGV)技術(shù)：射頻損耗較硅通孔降低40%，滿足5G毫米波封裝需求

• 光感共封(CPO)方案：光電轉(zhuǎn)換效率提升35%，攻克1.6Tbps超高速互連

二、產(chǎn)能建設(shè)規(guī)劃

55億封測(cè)基地核心布局

產(chǎn)線類(lèi)型	技術(shù)指標(biāo)	年產(chǎn)能目標(biāo)
2.5D封裝線	4μm互連線寬/10層RDL	18,000片晶圓
晶圓級(jí)封裝線	0.8μm凸點(diǎn)間距	3億顆芯片
Chiplet 3D線	混合鍵合精度±0.1μm	2024年Q2量產(chǎn)

三、市場(chǎng)破局價(jià)值

打破海外技術(shù)壟斷的三大突破點(diǎn)

1. 存儲(chǔ)封裝：LPDDR5X封裝良率突破99.3%（國(guó)際競(jìng)品均值97.5%）

2. 射頻集成：首創(chuàng)AiP+濾波器異質(zhì)封裝，面積縮小60%

3. 車(chē)規(guī)認(rèn)證：通過(guò)AEC-Q100 Grade1認(rèn)證（-40℃~150℃）

四、產(chǎn)業(yè)協(xié)同效應(yīng)

本輪融資驅(qū)動(dòng)技術(shù)-產(chǎn)能-生態(tài)三重升級(jí)：

• 研發(fā)加速：SiP模組引腳數(shù)突破5000+（對(duì)標(biāo)ASE FO-EB）

• 設(shè)備升級(jí)：引進(jìn)全球首條國(guó)產(chǎn)化FOWLP貼裝產(chǎn)線

• 生態(tài)共建：與寒武紀(jì)/地平線共建Chiplet設(shè)計(jì)-封測(cè)聯(lián)盟

結(jié)語(yǔ)

在摩爾定律逼近物理極限的當(dāng)下，芯德半導(dǎo)體以"CAPiC平臺(tái)+55億基地"的雙引擎戰(zhàn)略，為國(guó)產(chǎn)3D集成芯片開(kāi)辟新路徑。其TGV/CPO等原創(chuàng)技術(shù)更標(biāo)志著中國(guó)封測(cè)產(chǎn)業(yè)從"跟跑代工"向"定義標(biāo)準(zhǔn)"的關(guān)鍵躍遷，為萬(wàn)億級(jí)算力芯片市場(chǎng)注入自主可控的封裝基石。