PL93056 Layout走線布局建議
1、PL93056是內(nèi)置了4顆低RDS(ON)NMOS和控制器的升降壓轉(zhuǎn)換器，紅色框內(nèi)為顆NMOS組成 H橋電路，工作時(shí)絕大部分電流通過(guò)此路徑；

2、設(shè)計(jì)PCB時(shí)，建議采用4層板，按如下布局:

1) 功率NMOS退耦電容靠近芯片26,29腳放置，電容地和芯片30腳功率地連城一片，形成最小功率環(huán)路，從而有

效吸收開(kāi)關(guān)閉合尖峰電壓,同時(shí)在GND網(wǎng)絡(luò)多打過(guò)孔，功率走線換層時(shí)也要多打過(guò)孔，8-9個(gè)為佳；

2) VCC引腳經(jīng)過(guò)電阻后進(jìn)入電容，電容地就近打過(guò)孔回到芯片地；

3）BST電容靠近芯片引腳左右各放置一顆，就近打孔連接到相應(yīng)網(wǎng)絡(luò)

4）BST二極管靠近BST電容放置，由VCC電容供電，提供兩種放置方式任選一種即可；

正面

5) 兩邊RCS的限流檢測(cè)線按開(kāi)爾文連接方式，不要求一定等長(zhǎng)，兩線之間的1nF電容電阻放芯片這邊，電阻電容形成RC濾波，這樣采樣更準(zhǔn)一些，同時(shí)遠(yuǎn)離SW等干擾大的開(kāi)關(guān)信號(hào)并且建議包地處理；

6) BAT VBUS等信號(hào)先經(jīng)過(guò)電容再進(jìn)入芯片，退耦電容靠近IC引腳放置，電容地就近打過(guò)孔回到芯片地;

7）COMP、IREF、VREF、VDD、VINALL、FB、MCULDO、VP1P2、VMONP為內(nèi)部控制器模擬信號(hào)，易受干擾， 需遠(yuǎn)離SW開(kāi)關(guān)等干擾大的信號(hào)，模擬AGND單點(diǎn)接入芯片地，避免引入地線上的干擾；

8）SW1 SW2焊盤(pán)打過(guò)孔，通過(guò)其他層連接到電感，此為大電流功率回路，需要多打過(guò)孔，過(guò)孔孔徑選擇內(nèi)徑0.3外徑0.5，同時(shí)加寬走線，底部可以開(kāi)窗鍍錫降低線路阻抗以及幫助散熱；

9) 芯片AGND通過(guò)過(guò)孔連接到GND,和30腳PGND保持最短距離連通，不要隔開(kāi),MCU地就近打孔，不必連接到PL94056地；

10) 布線層建議

1、 TOP 芯片及其他元器件

Signal Layer 1 GND

Signal Layer 2 信號(hào)線及GND

BOTTOM 其他元器件或走線及GND

2、 TOP 其他元器件或走線及GND

Signal Layer 1 信號(hào)線及GND

Signal Layer 2 GND

BOTTOM 芯片及其他元器件

11)熱平衡

電感，電解電容，芯片均為發(fā)熱器件，為避免熱量互相傳導(dǎo)，建議保持一定距離。