12 月 27 日消息，佳能今年 10 月宣布 FPA-1200NZ2C，這是一款納米壓印光刻（NIL）半導(dǎo)體設(shè)備。

佳能社長御手洗富士夫近日表示，納米壓印光刻技術(shù)的問世，為小型半導(dǎo)體制造商生產(chǎn)先進芯片開辟了一條新的途徑。

佳能半導(dǎo)體設(shè)備業(yè)務(wù)經(jīng)理巖本和德表示，納米壓印光刻是指將帶有半導(dǎo)體電路圖案的掩模壓印在晶圓上，只需一個印記，就可以在適當(dāng)?shù)奈恢眯纬蓮?fù)雜的 2D 或 3D 電路圖案，因此只需要不斷改進掩模，甚至能生產(chǎn) 2nm 芯片。

據(jù)報道，佳能的納米壓印光刻技術(shù)能夠產(chǎn)生至少 5 納米工藝尺寸的芯片，在目前由 ASML 主導(dǎo)的先進半導(dǎo)體制造設(shè)備市場，佳能的這項技術(shù)可以不斷縮小和 ASML 的差距。

巖本和德在設(shè)備成本上表示，由于客戶成本都不相同，單個壓印工藝的估計成本最低可以達到傳統(tǒng)光刻設(shè)備工藝的一半。

今年 11 月報道，御手洗富士夫表示：“NIL 產(chǎn)品的價格比 ASML 的 EUV 少 1 位數(shù)”。

佳能與日本印刷綜合企業(yè)大日本印刷株式會社（Dai Nippon Printing Co.）以及存儲芯片制造商鎧俠控股（Kioxia Holdings Corp.）合作研究納米壓印技術(shù)已有近十年的時間。

與通過反射光工作的極紫外光刻技術(shù)不同，佳能研究的納米壓印技術(shù)是將電路圖案直接印在晶圓上，從而制造出據(jù)稱幾何形狀與最先進節(jié)點相當(dāng)?shù)男酒?，但速度要慢得多?/span>

這種新設(shè)備有望讓芯片制造商降低對芯片代工廠的依賴，同時也讓臺積電和三星電子等芯片代工廠更有可能批量生產(chǎn)芯片。佳能表示，這種機器所需功率只有 EUV 同類產(chǎn)品的十分之一。

佳能此前一直專注于制造普通芯片，2014 年開始大力投資納米印記技術(shù)，收購了主攻納米壓印技術(shù)的分子壓模公司 (Molecular Imprints Inc.)。作為臺積電的供應(yīng)商之一，佳能正在東京北部的宇都宮市建設(shè) 20 年來的第一家光刻設(shè)備新工廠，將于 2025 年投產(chǎn)。

巖本和德在接受日經(jīng)采訪時表示，佳能目前收到了來自半導(dǎo)體制造商、大學(xué)和研究機構(gòu)的大量詢問，客戶預(yù)估該技術(shù)可以作為 EUV 的替代品，有望生產(chǎn)包括閃存、個人計算機的 DRAM 和邏輯 IC 等各種半導(dǎo)體。