楷登電子發(fā)布cadence palladium z2 enterprise emulation企業(yè)級硬件仿真加速系統(tǒng)和protium x2enterprise prototyping企業(yè)級原型驗(yàn)證系統(tǒng)，用于應(yīng)對呈指數(shù)級上升的系統(tǒng)設(shè)計(jì)復(fù)雜度和上市時(shí)間的壓力。基于cadence原有的pallaidum z1和protiumx1產(chǎn)品，新一代系統(tǒng)為當(dāng)前數(shù)十億門規(guī)模的片上系統(tǒng)（soc）設(shè)計(jì)提供最佳的硅前硬件糾錯(cuò)效率和最高的軟件調(diào)試吞吐率。

此雙系統(tǒng)無縫集成統(tǒng)一的編譯器和外設(shè)接口，雙劍合璧，被稱為系統(tǒng)動力雙劍（dynamic duo）。新一代系統(tǒng)基于下一代硬件仿真核心處理器和xilinx ultrascale+ vu19p fpga，將為客戶帶來2倍容量提升和1.5倍性能提升，以更少的時(shí)間為大規(guī)模芯片驗(yàn)證完成更多次數(shù)的迭代。

模塊化編譯技術(shù)也突破性地應(yīng)用在兩個(gè)系統(tǒng)中，使得100億門的soc編譯可以在palladium z2 系統(tǒng)10小時(shí)內(nèi)即可完成，protium x2系統(tǒng)也僅需不到24小時(shí)就可以完成?！拔覀儗Ω叨藞D形和超大規(guī)模設(shè)計(jì)的每一次升級都意味著復(fù)雜性的增加，上市時(shí)間也愈發(fā)緊張?！眓vidia公司硬件工程高級總監(jiān)narendrakonda表示，“采用結(jié)合cadence palladium z2和protium x2系統(tǒng)的通用前端流程，我們可以優(yōu)化功能驗(yàn)證(verification)、功能確認(rèn)(validation)和硅前軟件初啟的工作負(fù)載分布。得益于增加2倍的可用容量、提升50%的吞吐率以及更快的模塊化編譯循環(huán)，我們可以按時(shí)完成對最復(fù)雜gpu和soc設(shè)計(jì)的全面驗(yàn)證?！?/p>

palladium z2/protium x2 dynamic duo動力雙劍組合被用于應(yīng)對移動、消費(fèi)電子和超大規(guī)模計(jì)算領(lǐng)域最先進(jìn)應(yīng)用設(shè)計(jì)所面臨的挑戰(zhàn)?；跓o縫集成的流程、統(tǒng)一的糾錯(cuò)、通用的虛擬和物理接口以及跨系統(tǒng)的測試平臺內(nèi)容，該動力雙劍組合可以實(shí)現(xiàn)從硬件仿真到原型驗(yàn)證的快速設(shè)計(jì)遷移和測試?！癮md成功的重要成果之一，就是加速芯片開發(fā)流程并優(yōu)化amd的左移戰(zhàn)略。”amd公司全球院士、方法學(xué)架構(gòu)師alexstar說到，“采用cadence palladium z2 和 protium x2系統(tǒng)提升性能，在保證硬件仿真和原型驗(yàn)證間功能性一致的基礎(chǔ)上，可以提升硅前工作負(fù)載的吞吐量?？焖俪鯁⒌哪芰σ约霸趐alladium z2硬件仿真與protiumx2原型驗(yàn)證間短時(shí)間切換能力，在開發(fā)最具挑戰(zhàn)的soc設(shè)計(jì)時(shí)，為我們提供了優(yōu)化自身的左移策略的機(jī)會。通過使用擁有業(yè)界領(lǐng)先的第三代amd epyc?處理器以及palladium z2和protium x2平臺的資格認(rèn)證的服務(wù)器，客戶將能夠?qū)⑿袠I(yè)領(lǐng)先的性能計(jì)算帶入palladium和protium生態(tài)系統(tǒng)?！?/p>

“先進(jìn)soc設(shè)計(jì)的硅前驗(yàn)證需要具備數(shù)十億門處理能力的解決方案，該方案須同時(shí)提供最高的性能以及快速可預(yù)測的糾錯(cuò)能力?！?/p>

cadence公司資深副總裁兼系統(tǒng)與驗(yàn)證事業(yè)部總經(jīng)理paulcunningham表示，“我們?nèi)碌膁ynamic duo動力雙劍組合通過兩個(gè)緊密集成的系統(tǒng)滿足上述要求，包括針對快速可預(yù)測的硬件糾錯(cuò)優(yōu)化的palladium z2硬件仿真加速系統(tǒng)，以及面向高性能數(shù)十億門軟件驗(yàn)證優(yōu)化的protium x2原型驗(yàn)證系統(tǒng)?？蛻舯磉_(dá)的強(qiáng)烈需求讓我們深受鼓舞。cadence將繼續(xù)與客戶合作，利用新系統(tǒng)實(shí)現(xiàn)最高的設(shè)計(jì)驗(yàn)證吞吐率。”“業(yè)界最佳的硬件仿真器是我們?nèi)〉贸晒Φ年P(guān)鍵，arm在基于arm的服務(wù)器上一直在廣泛使用硬件仿真加速器和仿真工具，以實(shí)現(xiàn)最高的整體驗(yàn)證吞吐率。”arm公司設(shè)計(jì)服務(wù)資深總監(jiān)trannguyen表示，“采用全新的cadencepalladiumz2系統(tǒng)，我們已經(jīng)在最新設(shè)計(jì)上實(shí)現(xiàn)了超過50%的性能提升和2倍的容量增加，為我們提供了驗(yàn)證下一代ip和產(chǎn)品所需的強(qiáng)大的硅前驗(yàn)證能力?！薄皒ilinx與cadence緊密合作，確保cadence的軟件前端能與后端的賽靈思vivado design suite設(shè)計(jì)套件無縫協(xié)作?！眡ilinx公司關(guān)鍵應(yīng)用市場資深總監(jiān)hanneke krekels表示， “基于fpga的cadenceprotiumx2 原型驗(yàn)證平臺讓使用我們virtexultrascale+ vu19p設(shè)備的用戶在十億門設(shè)計(jì)上實(shí)現(xiàn)數(shù)mhz的性能。

cadence與xilinx前端到后端工作流程的緊密集成讓軟件工程師在開發(fā)最早期即可使用上述平臺，將寶貴時(shí)間用于設(shè)計(jì)驗(yàn)證和軟件開發(fā)，而不是耗時(shí)的原型驗(yàn)證初啟?！眂adence驗(yàn)證全流程包括palladium z2硬件仿真加速系統(tǒng)、protium x2原型驗(yàn)證系統(tǒng)、xcelium logic simulation邏輯仿真器、jaspergold formal verification platform形式化驗(yàn)證平臺以及cadence智能驗(yàn)證應(yīng)用套件，可以提供最經(jīng)濟(jì)高效的驗(yàn)證吞吐率。全新的palladium z2 和protium x2系統(tǒng)是cadence驗(yàn)證套件的組成部分，支持公司的智能系統(tǒng)設(shè)計(jì)（intelligent system design?）戰(zhàn)略，助力實(shí)現(xiàn)soc卓越設(shè)計(jì)。palladium z2 和protium x2系統(tǒng)目前已在一些客戶中成功部署，并將在2021年第二季度向業(yè)內(nèi)廣泛面世。