3月20日消息，在日前的第 70 屆 IEEE 國際固態(tài)電路會(huì)議 (ISSCC) 期間，韓國存儲(chǔ)芯片大廠 SK 海力士（SK Hynix）展示了最新300 層堆疊第 8 代3D NAND Flash的原型，令與會(huì)者大吃一驚。

SK海力士在會(huì)議在發(fā)表會(huì)的標(biāo)題訂為 “高密度存儲(chǔ)和高速接口”，其中描述了該公司將如何提高固態(tài)硬盤的性能，同時(shí)降低單個(gè) TB 的成本。

據(jù)介紹，SK海力士第 8 代 3D NAND 堆疊超過 300 層，容量為 1Tb（128GB），具有 20Gb/mm2 單位容量、16KB 單頁容量（page size）、擁有四個(gè) planes，接口傳輸速率為2400 MT/s。最大數(shù)據(jù)傳輸速率將達(dá)到 194 MB/s，相較上一代 238 層堆疊和 164 MB/s 傳輸速率的第七代 3D NAND Flash高出 18%。而在更快的輸入和輸出速度下，有助于 PCIe 5.0 x4 或更高的接口利用率。

新 NAND 的位密度增加近一倍，意味著將顯著提高新制造節(jié)點(diǎn)的每晶圓生產(chǎn)率，也將降低 SK 海力士的成本，只是尚不清楚具體程度。

據(jù) SK 海力士研發(fā)團(tuán)隊(duì)的說法，第 8 代 3D NAND Flash 采用了 5 項(xiàng)嶄新的技術(shù)。

首先，其擁有三重驗(yàn)證程序(TPGM) 功能可縮小單元閾值電壓分布，并將 tPROG （編程時(shí)間） 減少 10%，從而轉(zhuǎn)化為更高的性能。

其次，采用 Adaptive Unselected String Pre-Charge (AUSP) 技術(shù)，再將 tPROG 降低約 2% 。

第三，APR方案可將讀取時(shí)間降低約 2%，并縮短字線上升時(shí)間。

第四，編程虛擬串 (PDS) 技術(shù)可藉由降低通道電容負(fù)載來縮短 tPROG 和 tR 的界線穩(wěn)定時(shí)間。

最后，平面級(jí)讀取重試 (PLRR) 功能，允許在不終止其他平面的情況下，更改平面的讀取級(jí)別。之后，立即發(fā)出后續(xù)讀取命令，并提高服務(wù)質(zhì)量 (QoS)，從而提高讀取性能。

由于 SK 海力士針對(duì)新產(chǎn)品還在開發(fā)中，因此該公司尚未透露生產(chǎn)最新一代 3D NAND Flash 的量產(chǎn)時(shí)間。盡管如此，分析師預(yù)計(jì)該300層3D NAND Flash將于 2024 年年底或者 2025 年年初上市發(fā)售。