近日，有機(jī)構(gòu)統(tǒng)計(jì)了臺(tái)積電90nm、40nm、28nm、10nm、7nm、5nm、3nm工藝時(shí)，12寸晶圓的價(jià)格情況。

從表上可以看到，到3nm時(shí)，一塊晶圓的價(jià)格已經(jīng)達(dá)到了2萬(wàn)美元，也就是約14萬(wàn)元人民幣左右了。相比于7nm時(shí)已經(jīng)翻倍，相比5nm時(shí)，漲了25%。

于是很多人表示，芯片工藝越來(lái)越先進(jìn)，價(jià)格越來(lái)越高，IC廠商們已經(jīng)用不起了，但是用不起也得用，因?yàn)橛焉淘谟?，自己不用，那就?jìng)爭(zhēng)不過(guò)。

所以IC廠商們已經(jīng)被晶圓廠們挾裹了，不得不交這個(gè)智商稅，用更貴的晶圓，用更先進(jìn)的工藝，其實(shí)3nm真沒必要，5nm就夠用了。

說(shuō)真的，從表面上來(lái)看3nm較5nm，價(jià)格提升了25%，似乎更貴了，但如果我們綜合考慮一下，會(huì)發(fā)現(xiàn)其實(shí)3nm芯片的性價(jià)比，其實(shí)比5nm更高的。

按照臺(tái)積電之前的數(shù)據(jù)，3nm工藝的晶體管邏輯密度可以提升1.7倍，性能有11%的提升。而在同等性能下，3nm工藝的功耗比5nm降低25%-30%。

用11%的性能提升，換25%的價(jià)格提升，這肯定是不合算的，這個(gè)賬大家會(huì)算。

但是晶體管密度提升1.7倍，這個(gè)大家會(huì)不會(huì)算？同樣的晶體管情況下，相當(dāng)于芯片面積可以降低40%左右，同樣的一塊晶圓，可以生產(chǎn)更多的芯片了。

我們來(lái)算一下，同樣規(guī)模（晶體管數(shù)量）的芯片，如果用5nm工藝制造，假設(shè)一塊晶圓如果能造500塊，那么用3nm的工藝來(lái)造，晶體管密度提升1.7倍，那么就能夠制造800多塊來(lái)，數(shù)量就多了60%。

這樣算下來(lái)，價(jià)格提升了25%，但芯片數(shù)量多了60%，單顆芯片的成本其實(shí)降低22%左右了，更何況還性能提升了，功耗還降低了，怎么算都合算吧。

廠商們還可以說(shuō)自己是3nm工藝的，借機(jī)再漲一波價(jià)，這樣利潤(rùn)更高，賺得更多了。所以這些IC廠商們，只要3nm工藝產(chǎn)能跟上來(lái)，馬上就會(huì)將5nm遷至3nm，放棄5nm。

就像之前蘋果、高通、AMD等廠商們，將7nm工藝遷至5nm，不愿意用7nm，導(dǎo)致臺(tái)積電7nm工藝產(chǎn)能利用率降至50%以下一樣的道理。

IC廠商們都不傻，大家都會(huì)算賬的，如果新的工藝讓成本大升，肯定大家不會(huì)用的。