眾所周知，在華為的業(yè)績發(fā)布會上，當(dāng)時的輪值董事長郭平說，華為要采用面積換性能，用堆疊換性能的方式，來解決芯片問題，使不那么先進的芯片，也能夠具有競爭力。

而前兩天，網(wǎng)上也被大家曬出了華為芯片堆疊封裝專利圖，可見采用堆疊換性能并不是亂說的，華為早就在做準(zhǔn)備了。

但問題來了，網(wǎng)上曬出來的芯片堆疊封裝專利，到底是個啥，用來解決啥問題的？

先上專利圖，就是下面這張圖。而專利介紹中也進行了大量的說明，整個圖有4個核心組成部分。

從上至下分別是第一層走線結(jié)構(gòu)、第一塊裸芯片（die）、第二塊裸芯片（die），第二層走線結(jié)構(gòu)，就是講兩層走線結(jié)構(gòu)，將兩塊裸芯片夾在中間。

然后華為的專利是，兩塊裸芯片不完全重疊，只有部分重疊，然后重疊的芯片部分相互連接，不重疊的芯片部分，再相互與走線結(jié)構(gòu)連接，最終連接至一起，封裝成一塊芯片。

按照華為的說法，這樣可以解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問題。

那硅通孔技術(shù)，又是什么技術(shù)？其實也是3D堆疊芯片封裝的技術(shù)。它實現(xiàn)的方式是芯片完全重疊，然后芯片之間通過硅通孔結(jié)構(gòu)來走線連接，再統(tǒng)一連接到一起后再與基板連接在一起，最后封裝成一塊整的芯片。

如上圖所示，這是4層 DRAM芯片堆疊時的示意圖，各芯片通過硅通孔連接在一起，最后再連接到基板上。

華為這個方案，其實是節(jié)省了很多的線路結(jié)構(gòu)，理論上來看，工時也會少一些，這樣相對而言，成本更低一點。

當(dāng)然，大家都是一種封裝的實現(xiàn)形式，且目前華為的這個專利對性能的提升，或者功耗控制、發(fā)熱等等，都沒有涉及到，其它方面所以不太清楚。

而華為目前也只是申請了一個這樣的專利，最終實際情況會如何，還得等這樣的封裝技術(shù)真正用于芯片之后，才能夠得知，很多專利其實最終也不一定會落地，所以我們先別激動，先拭目以待比較好。